DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

10279100

Basic Patent (No,Kind,Date): JP 3289129 A2 911219 <No. of Patents: 001> MANUFACTURE OF THIN FILM SEMICONDUCTOR DEVICE (English)

Patent Assignee: SEIKO EPSON CORP Author (Inventor): TAKENAKA SATOSHI

IPC: *H01L-021/20; H01L-021/324; H01L-021/84; H01L-029/784

CA Abstract No: 116(18)185917J Derwent WPI Acc No: C 92-045118 JAPIO Reference No: 160120E000078 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 3289129 A2 911219 JP 9090709 A 900405 (BASIC)

Priority Data (No,Kind,Date): JP 9090709 A 900405 DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

03626229

Image available

MANUFACTURE OF THIN FILM SEMICONDUCTOR DEVICE

PUB. NO.:

03-289129 [JP 3289129 A]

PUBLISHED:

December 19, 1991 (19911219)

INVENTOR(s): TAKENAKA SATOSHI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

02-090709 [JP 9090709]

FILED:

April 05, 1990 (19900405)

INTL CLASS:

[5] H01L-021/20; H01L-021/324; H01L-021/84; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R004 (PLASMA); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1182, Vol. 16, No. 120, Pg. 78, March

26, 1992 (19920326)

ABSTRACT

PURPOSE: To get a crystalline solid growth Si film excellent in crystal grain diameter by the annealing for only several hours by growing an semiconductor thin film on an insinuating substrate, amorphous continuously heat- treating the amorphous semiconductor thin film without taking it out in the air so as to subject it to solid growth.

CONSTITUTION: An a-Si film 1-2 is stacked on an amorphous insulating substrate 1-1. To stack the a-Si:H film, the substrate 1-1 shall be placed in a chamber 2-1, and silane gas (SiH(sub 4)) shall be diluted into proper concentration with helium gas (H(sub e)) or hydrogen gas (H(sub 2)), and decomposed and stacked by applying high frequency voltage. When the growth of the a-Si:H film is finished, the reaction gas such as silane used for film growth is exhausted, and the inside of the chamber is vacuumized, and the substrate holder 2-3 inside the chamber is heated gradually, and the a-Si:H film 1-2 is subjected to solid growth to form a solid growth Si film 1-3. The heating temperature at this time shall be 600 deg.C or 700 deg.C at upper limit.

母公開特許公報(A) 平3-289129

©Int. Cl. 5 H 01 L 21/20 21/324 21/84 29/784 識別記号 庁内整理番号

@公開 平成3年(1991)12月19日

7739-4M

7739-4M

9056-4M H 01 L 29/78

311 F

審査請求 未請求 請求項の数 2 (全6頁)

60発明の名称 薄膜半導体装置の製造方法

御特 顧 平2-90709

②出 願 平2(1990)4月5日

矽発明者 竹中

と 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会补内

の出 願 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

@代理人 弁理士 鈴木 喜三郎 外1名

明模書

1. 発明の名称

蒋膜半導体装置の製造方法

- 2. 特許請求の範囲
- (1) 絶縁基板上に非晶質半導体薄膜を成膜し、 族非晶質半導体薄膜を大気中に取り出すことなく 連続して無処理することにより固相成長させる工 程を少なくとも含むことを特徴とする薄膜半導体 装置の製造方法。
- (2) 特許請求の範囲第1項記載の薄膜半導体 装置の製造方法において、プラズマCVD装置の チェンパー内に絶縁基板を設置しモノシラン(SizHe) あるいはジシラン(SizHe) あるいはジシラン(SizHe) あるいはト リシラン(SizHe) を少なくとも含む混合ガス を導入し、グロー放電分解により&~Si: H(水素化非晶質シリコン) 膜を堆積する工程と、その 後前記混合ガスを排気した後 前記チェンパー内 を大気圧に戻すことなく真空のまま、もしくは窓 素ガスあるいはヘリウムガスあるいはアルゴンガ ス等の不活性ガスに関換し、600℃~700℃

に徐々に昇温して前記a - Si: H 膜を固相成長させて固相成長Si 膜を形成させる工程を少なくとも含むことを特徴とする薄膜半導体装置の製造方法。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は、 薄膜半導体装置の製造方法に関わり、 特に、大粒径 S 1 膜の形成方法に関する。

[従来の技術]

非品質絶縁基板あるいは非品質絶縁観上に、 結 品方位の揃った結晶粒径の大きな多結晶シリコる方 薄膜、あるいは単結晶シリコン薄膜を形成するこ 法は、SOI(Silicon On Insu 1ator)技術として知られている。 (参考文 献 SOI構造形成技術。 産業図書)。 大きく 緑 厨 埋め込み 法、 貼り合わせ法という方法がある。 再結晶化法、 レーザーアニールあるいは一番子で の方法と、 溶散する温度までは昇温させずに因 成長させる固相成長法の2つに分類される。 比較的低温で再結晶化できるという点で固相成長法が長れている。 550℃の低温熱処理にもかかわらずシリコン薄膜の結晶粒が成長したという結果もをます。 (参考文献 IEEE Blectron Device Letters, vol. EDL-8, No. 8, p361, August 1987)。 さらに近年、SOIあるいは、三次元ICや、大型液晶表示パネルや、高速で高解像度の密着型イメージセンサ等へのニーズが高まるにつれて、低温で良質のゲート絶縁膜を形成する技術が重要となってきた。

[発明が解決しようとする課題]

しかしながら、従来の固相成長法では、非晶質シリコン膜を堆積させた後、一旦大気中に取り出してから固相成長工程にはいっていた。 従って非晶質シリコン膜表面には結晶成長の妨げとなる酸素やその他の不純物が吸着しており充分な結晶成長が得られなかった。

本発明は、この様な問題点を解決し、結晶粒径

ス等の不活性ガスに置換し、 600℃~700℃ に体々に昇進して前記α—Si: 日膜を固相成長 させて固相成長Si膜を形成させる工程を少なく とも含むことを特徴とする。

[実施例]

第1図(a)に於て、1-1は非晶質絶縁基板である。石英基板を関われたSi基板を用いることで関われたSi基板を用いることで関われたSi基板を用しての高温板を用いるができるが、ガラスをでは、ガラスをは、ガ

の大きなシリコン膜を簡単な固相成長法によって 形成して非常に優れた特性を有するTFTを実現 することを目的としている。

[課題を解決するための手段]

本発明の薄膜半導体装置の製造方法は、 (1) ・ 他緑基板上に非晶質半導体薄膜を成膜し、 該非 晶質半導体薄膜を大気中に取り出すことなく連続 して熱処理することにより固相成長させる工程を 少なくとも含むことを特徴とする薄膜半導体装置 の製造方法。

(2) 特許請求の範囲第1項記載の薄膜半導体 装置の製造方法において、プラズマCVD装置の チェンパー内に絶縁基板を設置しモノシラン(S 1 H 4) あるいはジシラン(S1 2 H 6) あるいは・ リシラン(S1 2 H 6) を少なくとも含む混合ガス を導入し、グロー放電分解によりa - S1: 日(水煮化非晶質シリコン)膜を堆積する工程と、その 後前記混合ガスを排気した後前記チェンパー内 を大気圧に戻すことなく真空のまま、もしくは整 ポズあるいはヘリウムガスあるいはアルゴンガ

者法やスパッタ法やCVD法や光CVD法やプラ ズマCVD法がある。 ブラズマCVD法は、光起 電力素子や、フォトダイオードや、 感光ドラムな どを作製する場合によく用いられる方法である。 a-Si: H膜を堆積させるには、 シランガス (SiHa)をヘリウムガス(H。)あるいは水素ガ ス(H2)で遊した遊皮に希訳し、 高周波電圧を印 加して、分解堆積させる。 プラズマCVD法の場 合は、基板温度が500℃以下でも成膜できる。 前記シランガスの代わりにジシランガスあるいは トリシランガスを用いると、 さらに低い基板温度 でも成蹊することが可能となる。 また、 デポ 直前 に水煮プラズマあるいはアルゴンプラズマ処理を 行えば、 基板表面の清浄化と成膜を連続的に行う ことができる。 第2回にプラズマCVD装置のチ ェンパーの断面模式図を示す。 2-1はチェンパ -、2-2は高周波電源、2-3は基板ホルダー、 2~4は基板を示している。

a-Si: H膜の成膜が終わったら、成膜にも ちぃたシランなどの反応ガスを排気し、 チェンバ - 内を真空に引く。 このときの到達真空度は少なくとも 1 × 1 0 ⁻⁶ T o r r 以下であることが望ましい。

つづいて、チェンバー内の基板ホルダー2-3 を徐々に加熱して、 前記a-Si: H膜1-2を 固相成長させる。 このときの加熱温度は600℃ または700℃を上挺とする。 この様な低温アニ - ルでは選択的に、 結晶成長の活性化エネルギー の小さな結晶方位を持つ結晶粒のみが成長し、 し かもゆっくりと大きく成長する。 第1回 (b) に おいて1-3は固相成長Si膜を示している。 ま た第2箇の2-1で示した前記チェンパー内は盤 素ガスやヘリウムガスやアルゴンガス等の不活性 ガス雰囲気でもよい。 a‐Si: H膜からの水素 放出が急激にならないように昇温速度ャー。はなる べく小さくするのが望ましい。 圏相波長終了物。 岸温速度 V 4+ u n は V **よりも小さいほうがよい。 第3図(a)に固相成長アニール昇温カープを示 す。 縦軸はアニール温度、 横軸は時間を示してい る。 水米の放出を徐々に行なうために450℃程

ロー放電分解させるプラズマCVD法で堆積させて作成してもよい。 酸化 腰 1 - 4 形成後、 約 5 0 0 で以下のアニールにより前記酸化膜 1 - 4 を緻密化させてもよい。

続いて第1図(e)に示されるように、ゲート電極1-5を形成する。該ゲート電極材料としては多結晶シリコン稼猟、あるいはモリブデンシリサイド、あるいはアルミニュウムやクロムなどのような金属類、あるいはITOやSnO。などのような透明性導電額などを用いることができる。成膜方法としては、プラズマCVD法、CVD法、スパック法、実空蒸考法、等の方法がある。プラズマCVD法によりリン、あるいはボロンをドープしたa~Si:H鸌を堆積して固相成長させたSi膜をゲート電極として用いるとゲート配線抵抗を低減することが出来る。

続いて第1図(f)に示すように、 前記ゲート 電価1-5をマスクとして不統物をイオン注入し、 自己監合的にソース領域1-6 およびドレイン領域1-7を形成する。 前記不純物としては、 N c 度の温度でしばらくの時間保持してアニールして もよい。その昇温カーブを第3歳(b)に示す。

次に前記園相成長 した園 相成長 S 1 膜 1 ~ 3 を フォトリソグラフィ 法によりバタ ~ ニングして第 1 図 (c) に示すように 島状にする。

トトランジスタを作製する場合は P・あるいは As・を用い、Pchトランジスタを作製する場合は B・等を用いる。 不純物添加方法としては、イオン注入法の他に、レーザードーピング法あるいは プラズマドーピング法 などの方法がある。 1 ー8で示される矢印は 不純物のイオンピームを表している。 前記非晶質絶縁 基板 1 ー 1 と して石英基板を用いた場合には 熟鉱 散法を使うことができる。不純物濃度は、1×10¹⁵から1×10²⁸cm⁻³程度とする。

続いて第1図(g)に示されるように、 層間絶縁膜1-9を横層する。 該層間絶縁膜材料としては、 酸化膜あるいは窓化膜などを用いる。 絶縁性が良好ならば膜厚はいくらでもよいが、 数千人から数μm程度が普通である。 窒化膜の形成方法としては、 LPCVD法あるいはプラズマCVD法などが簡単である。 反応には、 アンモニアガス (NH3) とシランガスと窒素ガスとの混合ガス、 あるいはシランガスと窒素ガスとの混合ガスなどを用いる。

ここで、水素プラズマ法、あるいは水素イオン 注入法、あるいはプラズマ変化膜からの水素の拡 飲法などの方法で水素イオンを導入すると、ゲー ト酸化膜界面などに存在するダングリングボンド などの欠路が不活性化される。この様な水素化工 程は、層間絶縁膜1-8を積層する前におこなっ てもよい。

次に第1図(h)に示すように、前記層関地縁 膜及びゲート地縁膜にコンタクトホールを形成し、 コンタクト電極を形成しソース電極1-10およ びドレイン電極1-11とする。 該ソース電極及 びドレイン電極は、アルミニュウムなどの金属材料で形成する。 この様にして存膜トランジスタが 形成される。

[発明の効果]

従来の固相成長法では、例えば a - S i 膜を堆 被した後固相成長アニールするためにチェンバー から大気に取り出してがらアニール炉に再び設置 していた。このように前記 a - S i 膜は大気にさ らされてから固相成長するという工程であった。

もちいることができる。 使れたシリコン得敗が得 られるのにかかわらずコストアップとはならない。

本見明によって得られたゲート絶縁膜と大粒径 多結晶シリコン薄膜を用いて薄膜トランジスタを 作成すると、優れた特性が得られる。 従来に比べ て、薄膜トランジスタのON電波は潜大しOFF 電波は小さくなる。 またスレッシュホルド電圧も 小さくなりトランジスタ特性が大きく改善される。 NチャネルとPチャネルとの特性の不釣合いさも 改善される。

非品質絶疑基板上に優れた特性の背膜トランジスタを作製することが可能となるので、ドライバー 型路を関ー基板上に集積したアクティブマトリク 基板に応用した場合にも十分な高 消費 電流の 見される。 さらに、 電波電圧の低減、 消費 電流の 原上に対して大きな 効果 ある のまた、 600℃以下の低温プロセス 基板の低流 ので、 アクティブマトリクス 基板の低格ので、アクティブマトリクス 基板の低格ので、アクティブマトリクス 基板の低格ので、アクティブマトリクス 基板の低格ので、アクティブマトリクス 基板の低格ので、アクティブマトリクス 基板の低級

本発明を、光電変換素子とその走査回路を同一

従ってa-Si膜表面は散素をはじめ結晶成長を妨げるような不純物によって汚染されており、 Si膜の結晶粒径を大きくさせたり結晶性を改善させるために数十から数百時間という長いアニール時間が必要であった。

本発明によれば、 a - S 1: 日展の成族と協相成長を同一チェンパー内で連続して処理することが出来る。 従って a - S 1: 日膜の表面が清浄な状態で固相成長ができるので固相成長に要する時間が短縮され、 わずか数時間のアニールで結晶粒径の大きな優れた結晶性の固相成長S 1 膜が得られる。

本発明により、非常に優れた固相成長TFTを 実現することが可能となる。

数十~数百℃の基板温度で堆積可能なので、 軟 化温度の低いガラス基板を用いることもできる。

SOI技術の発展に大きく寄与するものである。 フォトリソグラフィエ程数はまったく増えない。 600℃以下の低温のプロセスでも作製が可能な ので、価格が安くて耐熱温度が低いガラス基板を

この他、高精和液晶テレビあるいは底面回路を 同一基板上に集積したサーマルヘッドへの応用も 可能となる。

石英基板やガラス基板だけではなく、 サファイ ア基板 (AlzOz) あるいはMgO・AlzOz。 BP, CaFz等の結晶性絶縁基板も用いることが

特閒平3-289129 (5)

できる.

以上実施例では難騰トランジスタを例として設明したが、通常のMOSトランジスタやバイポーラトランジスタあるいはヘテロ接合バイポーラトランジスタなど薄膜を利用した素子に対しても、本発明を応用することができる。また、三次元デバイスのようなSOI技術を利用した素子に対しても、本発明を応用することができる。

なお実施例では、非晶質半導体薄膜の形成方法としてブラズマCVD装置を用いた場合について 説明したが、EB蒸替法やスパック法や減圧CV D法等他の方法を用いることもできる。

4. 図面の簡単な説明

第1図(a)から(h)は、本発明の実施例を示す工程断面関である。

第2図は、プラズマCVD装置のチェンバ〜断 画図である。

第3図(a)と(b)は、図相成長のアニール 条件示す昇温カーブである。

第1図 (a)

第1図 (b)


第1図 (c)

第1図 (d)

第1図 (o)

1-2; a-Si: H膜1-3; 超相成長Si膜1-4; ゲート酸化類

以 上 出職人 セイコーエブソン株式会社 代理人 弁理士 鈴木喜三郎他1名



特開平3-289129 (6)

